APPROCHE HAUT NIVEAU POUR L’ACCÉLÉRATION D’ALGORITHMES SUR DES ARCHITECTURES HÉTÉROGÈNES CPU/GPU/FPGA. APPLICATION À LA QUALIFICATION DES RADARS ET DES SYSTÈMES D’ÉCOUTE ÉLECTROMAGNÉTIQUE

Monsieur Maxime MARTELLI
Soutenance de thèse de doctorat le 13 Décembre 2019, 14h00 à


CentraleSupelec 91190 Gif sur Yvette - salle Amphi 1, Eiffel

Devant le jury composé de :

M.Alain MERIGOT PR2-Université Paris-Sud Directeur de thèse
M.Bertrand GRANADO Professeur-Sorbonne Université Campus Pierre et Marie Curie Rapporteur
M.Dominique HOUZET Professeur-Grenoble-INP Rapporteur
M.Nicolas GAC Maître de Conférences-Université Paris-Sud Examinateur
M.Frédéric MAGOULES Professeur-CentraleSupelec Examinateur
Mme Myriam NOUVEL Ingénieur de Recherche-Thales DMS France Examinateur
M.Maxime PELCAT Maître de Conférences-INSA Rennes Examinateur
M.Olivier ROMAIN Professeur-Université Cergy-Pontoise Examinateur

Résumé: A l'heure où l'industrie des semi-conducteurs fait face à des difficultés majeures pour entretenir une croissance en berne, les nouveaux outils de synthèse de haut niveau repositionnent les FPGAs comme une technologie de premier plan pour l'accélération matérielle d'algorithmes face aux clusters à base de CPUs et GPUs.Mais en l'état, pour un ingénieur logiciel, ces outils ne garantissent pas, sans expertise du matériel sous-jacent, l'utilisation de ces technologies à leur plein potentiel, ce qui peut ainsi constituer un frein à leur démocratisation. C'est pourquoi nous proposons une méthodologie d'accélération d'algorithmes sur FPGA.  Après avoir présenté un modèle d'architecture haut niveau de cette cible, nous détaillons différentes optimisations possibles en OpenCL, pour finalement définir une stratégie d'exploration pertinente pour l'accélération d'algorithmes sur FPGA. Appliquée sur différents cas d'étude, de la reconstruction tomographique à la modélisation d'un brouillage aéroporté radar, nous évaluons notre méthodologie suivant trois principaux critères de performance : le temps de développement, le temps d'exécution, ou encore l'efficacité énergétique.

Mots clés: Adéquation algorithme architecture,Radar,OpenCL,FPGA,GPU,Calcul haute performance

Abstract: As the semiconductor industry faces major challenges in sustaining its growth, new High-Level Synthesis tools are repositioning FPGAs as a leading technology for algorithm acceleration in the face of CPUs and GPUs based clusters. But as it stands, for a software engineer, these tools do not guarantee, without expertise of the underlying hardware, that these technologies will be harnessed to their full potential. This can be a game breaker for their democratization. From this observation, we propose a methodology for algorithm acceleration on FPGAs. After presenting a high-level model of this architecture, we detail possible optimizations in OpenCL, and finally define a relevant exploration strategy for accelerating algorithms on FPGA. Applied to different case studies, from tomographic reconstruction to the modeling of an airborne radar jammer, we evaluate our methodology according to three main performance criteria: development time, execution time, and energy efficiency.

Key Words:  Radar,GPU,Algorithm architecture co-design,OpenCL,FPGA,High performance computing